차세대 유기 미세배선 기판기술

전문가 제언

○ 최근 이동통신용 스마트폰, 스마트TV 개발과 함께, IT정보통신 반도체 메모리 핵심부품 도금기술이 개발되고 있다. 기존의 PVD, CVD, 스퍼터링보다 습식 Cu전기도금은 기공(void)없이 균일한 도금이 가능하기 때문에 신호고속송신에 유리하다. 1990년 코리아써키트 사는 국내 최초로 다층 글라스 에폭시 기판의 패드 내부에 표면층과 하부층간을 접속하는 SVH(surface via hole)를 설계하였다.

 

○ 2011년 일본의 Susumu HONDA는 습식 Cu 전기도금방법으로 직경 10㎛ 이하의 반도체 IC칩의 Via Hole 충전도금기술을 개발하였다. 기존의 건식법에 의한 TSV도금과 산알칼리 에칭방법으로써는 10㎛ 이하의 미세패턴이나 BVH(Blind Via Hole)을 형성하기란 불가능하였다. 더욱이 보다 작은 공간에 대용량의 부품을 탑재하고 기능성을 부여하는 고밀도집적회로의 실장도금기술 개발경쟁이 치열하다.

 

○ 첨단 반도체와 PWB의 신뢰성 확보 측면에서 습식도금기술의 중요성은 점점 더 강조되고 있다. 세계적으로 반도체 습식도금 측면에서 IC칩 내의 다층회로 성능향상에 큰 노력을 기울이고 있다. 인터포저(Interposer)는 인쇄회로기판 상면에 반도체 Bare Chip, 하부에 Connector를 실장한 부품으로 리드프레임과 몰드역할을 한다. 2㎛ 이하의 균일도금 두께와 밀착성 확보, 누전방지를 위해서는 저가의 Cu도금액 첨가제와 유전율이 작은 저가의 수지 개발이 필수적이라 사료된다.

 

○ 2012년 국내 삼성전기에서는 IC칩과 접속도 10㎛ 이하의 미세한 Bump나 Gold Wire Bonding 실장도금방법으로 개발하였다. Via Hole 바닥면에서 위로 충전해가는 Cu Damascene Via 충전기술도 적용한 것으로 알려졌다. 향후 국내 인쇄회로기판 도금업체에서는 습식 Cu도금 첨가제 개발과 함께 10㎛ 이하 수지계의 인터포저를 대량으로 생산할 수 있는 습식도금 기술개발이 요구되고 있는 실정이다. 이에 도금전문가를 활용한 첨가제 개발과 정보지원이 요구되고 있다.

저자

Masaaki HARAZONO, et al.

자료유형

학술정보

원문언어

일어

기업산업분류

재료

연도

2015

권(호)

66(2)

잡지명

表面技術

과학기술
표준분류

재료

페이지

38~42

분석자

김*상

분석물

• 차세대 유기 미세배선 기판기술.pdf [538,722 byte]

이미지변환중입니다.