스마트폰용 초저배 박막커패시터

전문가 제언

최근 스마트폰의 기능이 높아지면서 단말기 내에 배터리가 차지하는 면적은 점점 증가하고 있다. 반면에 부품의 소요량은 늘어나서 실장 가능한 면적은 오히려 좁아지고 있다. 이 때문에 적층 세라믹 커패시터(MLCC)의 크기는 1005, 0603, 0402 등의 순으로 더욱 작아지고 있다.

 

종래에는 MLCC를 LSI(Large Scale Integration)와 함께 마더보드(mother board) 표면에 실장 하였다. 최근에는 부품의 실장 밀도를 높이기 위하여 마더보드와 인터포저(interposer) 기판 틈새에 삽입하거나, 기판 속에 매립하는 방안이 검토되고 있다. 이 경우에는 부품의 높이를 최소한으로 낮출 수 있는 저배(low profile) 기술이 필요하다.

 

Y. Sasajima는 박막기술을 이용하여 초저배(ultra low profile) 박막 커패시터를 개발했다. 이것은 스퍼터링(sputtering)법에 의해서 Si 기판 위에 MIM(Metal-Insulator-Metal) 구조를 가진 BST(BaSrTiO3) 막을 형성시킨 것이다. 이 기술을 이용하여 실장 면적이 1005(1.0㎜×0.5㎜), 두께 0.05㎜, 용량 10㎋의 특성을 가진 칩 부품을 만들었다.

저자

Yuichi Sasajima

자료유형

연구단신

원문언어

일어

기업산업분류

재료

연도

2013

권(호)

26(3)

잡지명

マテリアル インテグレ-ション

과학기술
표준분류

재료

페이지

20~23

분석자

허*도

분석물

• 스마트폰용 초저배 박막커패시터.pdf [253,520 byte]

이미지변환중입니다.