반도체부품의 미세화를 지탱하는 OPC기술과 DFM기술

전문가 제언

○ 반도체 패턴형성은 산화실리콘막(SiO2)을 형성시키는 산화공정, 노광공정에서 빛을 받지 않은 포토레지스트를 현상시켜서 제거하는 현상공정, 식각공정에서 화학물질이나 반응성 가스를 사용하여 필요 없는 부분을 선택적으로 제거하는 리소그래피 표면처리공정으로 구성된다. 패턴치수와 노광파장의 일치화가 요구되고 있다.

○ 반도체 노광에서 평행하게 입사한 광은 마스크 재질과 두께 밀착성에 영향을 받기 때문에 회절하거나 합쳐져 간섭줄무늬를 형성한다. 집적회로 반도체부품의 패턴과 회로 폭, 간격이 수십~수백㎚까지 미세화 됨에 따라 에칭, 도금의 보조패턴 회로보정기술 확보도 필수적이다. 최근 일본 Toshiba사는 리소그래피 한계를 넘는 설계치수를 보정의 광 근접효과 보정기술과 제조용이성 설계기술을 개발하였다. 리소그래피 여유를 향상시키기 위한 보조패턴도 개발하였다.

○ 2006년 국내 삼성에스디아이 주식회사는 유기반도체의 패터닝기술에 관한 특허(10-2006-0132395KR)를 공개하였다. 광열변환층, 부착증진층, 프라이머층, 내열윤활층, 중간층, 이형층 및 완충층 중에서 하나 이상의 층을 포함하는 것을 특징으로 하는 유기반도체막 형성용 도너기재 상에 열 분해성치환기를 갖는 도너기재에 관한 것이다. 열 표면처리 관점에서 Hot Spot 관련 신축성이 요구되는 반도체부품의 보정패턴용으로 활용할 수 있으며 증착에 의하지 않고도 저분자량 유기반도체를 습식으로 제조할 수 있을 것으로 사료된다.

○ 노광장치의 조명형상과 집적회로를 동시에 최적화하는 평행노광기도 개발되고 있다. 삼성전자는 반도체 정렬노광기의 노광방법 및 그 광학계광원으로부터 방출된 광을 웨이퍼 상에 조사하여 상기 웨이퍼표면에 도포된 포토레지스트를 감광시킴으로써 패턴을 상기 웨이퍼상에 전사하는 국산 반도체 노광기의 특허를 공개하였다. 본 발명은 반도체부품을 노광할 때 중심부와 주변부에서 발생하는 패턴의 임계치수 편차를 감소시켜 소자의 신뢰성을 향상시키는 효과가 있을 것으로 사료된다.

저자

KOTANI Toshiya

자료유형

학술정보

원문언어

일어

기업산업분류

재료

연도

2012

권(호)

67(4)

잡지명

東芝レビュ-

과학기술
표준분류

재료

페이지

11~15

분석자

김*상

분석물

• 반도체부품의 미세화를 지탱하는 OPC기술과 DFM기술.pdf [317,609 byte]

이미지변환중입니다.