반도체 디바이스의 미세화를 실현하는 EUV 리소그래피 설계 기술

전문가 제언

○ 리소그래피(lithography) 기술은 마스크(mask), 광근접 효과보정(OPC: Optical Proximity Correction), 노광장치, 레지스트(resist)재료 및 레지스트 도포와 현상장치 등 다양한 요소기술로 구성되어 있다. 반도체 장치를 한층 더 고집적화하기 위해서는 이제까지보다 더 미세한 회로 패턴(pattern)을 형성하는 이 기술의 진화가 필수불가결하다.

○ 일본 Toshiba는 이러한 요구에 대응하기 위해 각 요소기술뿐만 아니라 이들을 통합하여 성능을 최대한으로 발휘시키는 리소그래피 설계기술의 개발을 추진하여 반도체의 미세화를 가속해 왔다. 또한, 리소그래피 설계 기술의 적용범위를 확대해 나가기 위해 리소그래피 시뮬레이션(lithography simulation) 기술이 중요한 역할을 담당한다는 데 착안하여 기술 개발과 기술 활용을 추진해 왔다. 최근 들어 이 기술이 컴퓨터 리소그래피라고 하는 신기술 영역으로서 널리 인식되게 되었다.

○ 차세대 LSI 대응 리소그래피 기술로서 액침 노광을 반복하여 노광 및 패턴을 형성하는 더블 패터닝 기술이나 단파장의 광을 이용하는 EUV (Extreme Ultraviolet) 리소그래피의 개발이 이루어지고 있다. 액침 리소그래피는 ArF 리소그래피의 차세대 미세화 대응 기술로서 탑 코트 프로세스 및 액침 노광장치의 개발과 최적화를 실시함으로써 실현되었다.

○ 우리나라의 삼성전자는 IBM. Globalfoundries와 함께 Intel에 맞서 20㎚이하의 차세대 로직 공정에 적용할 3D칩인 ‘핀펫(FINFET)’ 기술을 공동 개발하고 있다. 삼성전자는 차기 미세공정인 14㎚부터 핀펫 구조로 전환하기로 하였으며, 미세 패턴을 만드는 방법(리소그래피)으로 20㎚에서는 더블 패터닝(double patterning)을 사용하고 14㎚는 EUV 리소그래피 기술의 도입을 유력하게 검토 중에 있다. 우리나라가 계속적으로 반도체 부문을 선도하기 위해서는 더 많은 노력이 꾸준히 경주되어야 할 것이며, 그 중에서도 플라스마 EUV 광원에 대한 연구는 특히 중요하다고 사료되므로 관련자들의 더욱 깊은 관심이 있기를 바란다.

저자

Suigen Kyoh

자료유형

학술정보

원문언어

일어

기업산업분류

정보통신

연도

2012

권(호)

67(4)

잡지명

東芝レビュ-

과학기술
표준분류

정보통신

페이지

36~40

분석자

이*요

분석물

• 반도체 디바이스의 미세화를 실현하는 EUV 리소그래피 설계 기술.pdf [378,617 byte]

이미지변환중입니다.