알고리즘 ADC에서 전력소모를 줄이기 위한 커패시터 등급화와 분배

전문가 제언

알고리즘 ADC(Analog-to-Digital Converter)는 좁은 면적과 고해상도를 요구하는 곳에서 용량성 감지와 이미지 감지 응용을 위해 선호하는 구조이다. 전형적인 N비트 알고리즘 ADC에서 하드웨어는 각 해상도 비트에 한번씩 N번 재사용된다.

이러한 하드웨어 재사용 때문에 알고리즘 ADC는 파이프-라인된 ADC에서 사용하는 단간 등급화와 커패시터 분배 기술로 가능한 뛰어난 전력 절감 기술이점을 이용할 수 없다. 결과적으로 좁은 기판이 주어지면 알고리즘 ADC는 다른 ADC와 비교 했을 때 비효율적 전력이 되므로 이 논문에서 이의 해결책을 제시한다.

저자

N. Hai and D. G. Nairn

자료유형

연구단신

원문언어

영어

기업산업분류

전기·전자

연도

2012

권(호)

71(2)

잡지명

Analog Integrated Circuits and Signal Processing

과학기술
표준분류

전기·전자

페이지

333~335

분석자

이*희

분석물

• 알고리즘 ADC에서 전력소모를 줄이기 위한 커패시터 등급화와 분배.pdf [209,790 byte]

이미지변환중입니다.