실리콘관통전극에 의한 3차원 접속기술

전문가 제언

○ 지난 30~40년간 실리콘 반도체 칩의 집적도는 소위 무어의 법칙에 따라 1.5~2년에 2배 정도로 기하급수적으로 증가해 왔다. 그러나 집적도향상을 위해 반도체 칩 상에서 최소 배선 폭을 줄이는 방법은 점차 물리적 한계에 도달하게 되고 경제성 측면에서도 적합하지 않게 되었다. 이러한 문제를 해결하기 위해 칩을 3차원으로 집적하는 기술 개발이 활발히 진행되고 있으며, 실리콘관통전극(TSV, Through Silicon Via) 및 마이크로 범프를 이용하여 3차원 집적회로를 상용화하는 기술이 현실적으로 가장 주목을 받고 있다.

○ 실리콘관통전극을 이용한 3차원 집적회로는 반도체 부품의 경박 단소화, 최적화된 전송경로 제공에 의한 고성능화, 다양한 칩의 적층에 의한 고기능화를 가능하게 한다. 응용 분야는 메모리, 휴대용 전자기기 및 고성능 컴퓨터를 필두로 정보 기술 및 나노 바이오 기술 등 고집적, 다기능, 이종 기술 집적 분야까지 확대될 것이다.

○ 삼성전자, 하이닉스 등 국내 주요 반도체 업체들은 2008년에 2단 적층에서 시작하여 2011년 8단 적층 메모리칩을 개발하는 등 아주 빠른 속도로 기술 개발을 진행하고 있으며, KAIST 주관 하에 반도체 업체, ETRI, 전자부품연구원, 나노종합팹센터, 충북대 등 산학연 관련 단체들이 매년 ‘3D IC 워크숍’에 참가하여 국내 기술 및 향후 기술발전 방향을 공유하는 등 활발한 활동이 이루어지고 있다.

○ 한편 메모리칩 적층 분야에서는 크게 앞서있다고 생각되나 시스템반도체 부문은 상당히 뒤진 것으로 생각된다. 이는 세계 반도체 시장의 70%를 차지하는 시스템반도체 분야에서 국내 업체가 차지하는 비율이 3%에도 못 미치는 현실과 직결되는 것으로 생각되나, 선행적인 연구 개발을 통해 격차를 줄이는 노력이 필요할 것이다. 관통전극을 이용한 3차원 집적회로 기술은 거의 시작 단계라고 할 수 있으며, 양산성 및 신뢰성의 조기 확보를 통해 세계 시장을 선도할 수 있기를 기대한다.

저자

Mitsumasa KOYANAGI, Tetsu TANAKA

자료유형

학술정보

원문언어

일어

기업산업분류

전기·전자

연도

2011

권(호)

94(12)

잡지명

電子情報通信學會誌

과학기술
표준분류

전기·전자

페이지

1027~1032

분석자

송*택

분석물

• 실리콘관통전극에 의한 3차원 접속기술.pdf [245,295 byte]

이미지변환중입니다.