실리콘함유 막의 원자층증착법(ALD)

전문가 제언

○ 반도체 제조공정에서, 원자층증착법(ALD)을 이용하여 배치식 공정시스템으로 기판 위에 원하는 두께로 실리콘함유 막의 형성기술에 관한 것이므로, 향후 선택적인 에피택셜 성장(SEG)에 의한 SOI 소자에 응용될 것으로 기대된다.

○ 전세계 ALD 시장은 2005년에 7억 3천만 달러였으나 매년 100% 이상의 성장률을 보여 왔으며 2010년에는 50억 달러 이상의 시장에 달하였다. ALD를 이용한 기술개발과제의 일례로, 한양대와 표준과학연구원에서는 최근 차세대 테라급 나노 CMOS소자에 적용할 수 있는 “원거리 플라즈마 원자층 증착기술”을 개발하였다. 이러한 연구개발을 선례로 하여, 향후 우리나라가 ALD 분야에서 선도적인 역할을 해야 할 것이다.

○ 본 발명은 실리콘함유 막의 선택적인 에피택셜 증착으로 인하여 ① 필요한 포토리소그래피(photolithography) 공정과 에칭단계의 수를 줄일 수 있으며, ② 소자를 제조하는데 포함되는 전체적인 비용과 복합성(complexity)을 감소시킬 수 있고, ③ 종래의 방법보다 더 낮은 증착온도공정으로 소자를 제조할 수 있는 장점이 있다.

○ 반도체분야 기술발전 전망에 의하면, 2010년경부터 반도체 게이트 산화막의 두께는 핸드폰에 쓰이는 저전력 소자, 컴퓨터 CPU와 같은 고성능 소자 등에서 원자층증착 기술이 더욱 활성화되고 있다. 현재 게이트 산화막으로 사용되는 SiO2로는 얇아진 박막두께로 인해 전류의 누설이 일어나 반도체 소비전력이 급격하게 증가하게 되기 때문에 SiO2보다 유전상수가 큰 고유전체 산화막으로 교체하려는 연구가 필요하다.

○ 지금까지 기존의 원자층증착법(ALD) 공정으로 여러 소재를 이용하여 우수한 특성을 가지는 박막을 형성하려고 했으나 박막증착시 이온들에 의해 기판 및 박막에 손상을 가져와 박막의 특성이 나빠지는 결과를 가져오고 있다. 향후 새로운 ALD법을 연구하여 고유전체 산화막을 나노크기에서 박막화할 수 있는 새로운 증착장치를 개발하여 기판과 박막의 손상을 획기적으로 줄이는 개발연구가 필요하다.

저자

TOKYO ELECTRON LIMITED

자료유형

특허정보

원문언어

영어

기업산업분류

재료

연도

2011

권(호)

WO20110123369

잡지명

PCT특허

과학기술
표준분류

재료

페이지

~32

분석자

유*천

분석물

• 실리콘함유 막의 원자층증착법(ALD).pdf [228,172 byte]

이미지변환중입니다.