산소도핑을 이용한 무탄소 라디칼성분의 CVD막 제조기술

전문가 제언

○ 본 발명에서는 반도체소자의 크기를 감소시키기 위하여, 산소도핑을 이용한 무탄소 라디칼성분의 CVD막 제조기술 적용으로 결함이 발생되지 않는 우수한 품질의 산화실리콘 막의 형성기술을 확립하였다. 특히 기공(void) 혹은 심(seam)을 형성을 억제시킬 수 있는 반도체소자 기판의 코팅기술을 제시하였으므로 향후 활용가능성이 높을 것으로 예상되고 있다.

○ 반도체 소자나 집적회로의 제작에는 많은 종류의 박막 증착기술이 사용되고 있는데, 박막을 증착시키기 위한 대표적인 방법으로 물리적기상증착법(PVD) 혹은 화학적기상증착법(CVD)이 있다. 특히 CVD는 고순도 막의 형성이 가능하고, 재료의 선택에 따라 각종 박막 형성이 가능하고 코팅층의 조절이 쉬우며 대량처리가 가능하다는 장점이 있으나 안정된 제조공정과 무결함의 우수한 품질을 얻는 데 어려움이 있어 이에 대한 기술정착이 요구된다.

○ 본 발명에 의한 증착은 HDP-CVD(고밀도 플라즈마), PECVD(플라즈마강화), SACVD(감압), 고온 CVD 기술로 응용하여 적용시킬 수 있는데, 국내관련 기업체에서 이에 맞는 최적의 챔버 구조체 확보와 코팅기술의 정착이 요구된다.

○ 반도체 소자는 최근 수십 년 동안에 크기가 급격히 감소되어 가고 있으며 현재 그 소자의 크기가 45㎚, 32㎚, 28㎚로 계속적으로 감소되고 있는데, 이에 맞는 새로운 제조장치가 발전 개발되어 나가고 있다. 전체의 크기가 작아짐에 따라 소자 위의 갭과 트렌치의 폭은 좁아져 갭깊이에 대하여 유전체를 채우기 위한 종횡비(aspect ratio)를 점차적으로 높이려는 도전에, 본 발명의 활용은 크게 도움이 될 것으로 사료된다.

○ 결함발생이 없는 품질이 우수한 반도체소자의 기술력을 증대시키기 위해서는 특히 나노반도체 소자의 금속산화막 반도체(MOS) 계면 특성을 정확하게 분석하는 방법이 대단히 중요하다. 일정시간 동작 후의 계면결함 밀도변화에 따라 소자의 특성이 영향을 받기 때문에 정확한 산화막 계면 특성 분석방법의 확보가 필요하다.

저자

APPLIED MATERIALS, INC.

자료유형

특허정보

원문언어

영어

기업산업분류

재료

연도

2011

권(호)

WO20110068652

잡지명

PCT특허

과학기술
표준분류

재료

페이지

~27

분석자

유*천

분석물

• 산소도핑을 이용한 무탄소 라디칼성분의 CVD막 제조기술.pdf [228,906 byte]

이미지변환중입니다.