전력 반도체 웨이퍼 수준의 패키징 동향

전문가 제언

○ IT 기기가 작아지면서 내장되는 IC 부품의 크기에 대한 제약은 강해지고 있다. DIP(Dual In-line Package), SOIC(Small Outline Integrated Circuit), QFP(Quad Flat Package), BGA(Ball Grid Array), CSP(Chip Scale Package)로 패키지 사이즈가 진화해 왔으며, 이제 WLCSP(Wafer Level CSP)가 등장하였으며 이 과정에서 전류밀도는 급속히 증가하였다.

- 1994년의 Vishay사의 DPAK(Discrete Package)의 전류밀도는 0.1A/mm2 수준이었으나 2008년의 Fairchild 사의 FCS CSP는 2.0, 통상의 개별패키지인 PQFN(Plastic Quad Flat No-lead)은 전류밀도가 4.5 수준에 이르렀다.

- CSP는 IPC/JEDEC J-STD-012의 정의에 따르면 단일 다이로서 표면 실장이 가능한 패키지로, 면적이 원래의 다이 면적의 1.2배 이내인 것으로 정의된다.

○ FCI(FlipChip International, Phoenix, Arizona)와 Unitive(Amkor가 인수, Research Triangle Park, North Carolina)는 WLP(Wafer Level Package) 기술로 제작한 UltraCSP(FCI)와 Xtreme(Unitive)을 통하여 WLP의 표준을 정립하고 세계 각처의 산업계에 이를 공급하고 있다.

○ 네패스는 2009년 12월 미국의 모 반도체업체와 차세대 반도체 후공정 기술인 팬아웃(fan-out, 에폭시 몰드 사용) 공법 및 장비도입 계약을 체결하였다. 팬인(fan-in, 에폭시 몰드 불 사용) 공법과 WLCSP가 발표되고 있고 이미 일부 실용화되어 있지만 주류 실용화 측면에서는 팬아웃 패키지가 BGA(Ball Grid Array)에 이어 차세대 주요 기술로 부상해 있다. 현재 반도체 후공정 업계는 대만의 ASE, 미국의 Amkor, 대만의 SPIL, 싱가포르의 STATSChipPAC 등이 선두권 그룹을 형성하고 있다. 패키지 장비 국산화를 통하여 네패스 등 국내 업체가 이들 세계적인 업체와 어깨를 나란히 하게 될 것을 기대한다.

저자

Liu, Yong

자료유형

학술정보

원문언어

영어

기업산업분류

전기·전자

연도

2010

권(호)

50(4)

잡지명

Microelectronics Reliability

과학기술
표준분류

전기·전자

페이지

514~521

분석자

황*룡

분석물

• 전력 반도체 웨이퍼 수준의 패키징 동향.pdf [516,136 byte]

이미지변환중입니다.