SiC MOS 이후를 바라보는 III_V MOSFET 공학의 연구 성과 검토
- 전문가 제언
-
○ 최근(2010년 2월) 인텔사의 기술전략 부사장인 동시에 ITRS 회장인 Paolo Gargini는 아일랜드 더블린에서 개최된 유럽 산업전략 심포지엄에서 차세대 반도체는 축소화 및 전력소비 감소를 위해 III-V족 소재가 대안이라고 단호하게 선언하였다. 또 그는 GaAs 양자우물 FET와 고k 유전체 게이트 스택을 통합하는 것이 성공단계에 와 있다고 발표하면서 실리콘 기판위에 비실리콘계 반도체를 증착하는 기법이 새로운 저전력 소자 패밀리를 형성할 것이라고 전망했다.
○ 실리콘만으로도 32nm 수준을 성공적으로 제작하고 있기는 하지만 다중게이트 FinFET 같이 점점 더 복잡하고 정교한 기법을 동원해야 그 것이 가능하며 기생저항 및 기생커패시턴스 문제가 크고 배치설계 및 제작이 어렵다는 문제가 있다. 채널의 전하 이동도를 증가시키면 소자 성능을 제고하고 소비전력을 줄일 수 있는데 III-V족 반도체는 실리콘 보다 우수한 이동도 특성을 가지고 있다. InSb는 실리콘의 50배, GaAs는 8배, InAs는 33배이다.
○ 경기도는 최근 III-V족 화합물 반도체가 미래기술이 될 것을 예상하고 Sematech에 아시아 연구센터를 설치할 것을 제안하였다. Sematech는 2009년 3월 도내 나노관련 기업의 연구개발 지원을 위해 광교 테크노밸리에 설립한 나노소자 특화팹센터와 상호협력 양해각서(MOU)를 체결하면서 경기도와 인연을 맺게 되었으며 같은 해 6월에는 공동기술개발협약(JDA)을 체결하여 추진사업을 구체화함으로써 화합물 반도체 소자(III-V MOSFET) 공동기술개발을 진행 중이다.
○ III-V족 채널을 사용하는 나노 반도체 소자의 산화막 계면 특성의 분석은 매우 어려운 과정이다. 계면에는 제조과정의 피하기 어려운 결함으로 인하여 전하트랩이 발생하는데 이를 측정하는 것이 성능분석 및 개선을 위하여 꼭 필요하다. 대표적인 방법은 전하펌핑법, 차문턱 전류측정법, DC-IV법 등이 있다. 이 글에서 전하펌핑법을 이용하였다. 국내에서는 테라급 나노소재개발사업단 사업의 하나로 충남대학교 이희덕 교수가 2006년 온칩 전하펌프법이라는 새로운 방법을 개발하여 이 분석을 용이하게 한 바 있다.
- 저자
- J. Kwoa, M. Hong
- 자료유형
- 학술정보
- 원문언어
- 영어
- 기업산업분류
- 전기·전자
- 연도
- 2009
- 권(호)
- 311(7)
- 잡지명
- Journal of Crystal Growth
- 과학기술
표준분류 - 전기·전자
- 페이지
- 1944~1949
- 분석자
- 황*룡
- 분석물
-