제조 불균일을 고려한 자동설계 기법

전문가 제언

○ 반도체 집적회로는 디바이스의 미세화로 고성능화, 고집적화되었다. 그러나 미세화를 견인한 리소그래피(Lithography) 기술이 실용적인 해상 한계에 이르러 극한까지 해상성능의 추구가 요구되고 있다. 회로설계는 이제까지 디바이스 파라미터나 설계 레이아웃 룰에 따라 이뤄져 왔으며 직접 리소그래피 기술을 의식할 필요는 없었다.

○ 한편, 리소그래피는 설계된 회로패턴을 웨이퍼에 재현하는 데 주력하여 왔다. 근래 디바이스회로 설계에서는 레이아웃 패턴의 회로특성뿐만 아니라 리소그래피 특성도 고려한 설계기술로서 제조성(製造性)을 고려한 설계(DFM: Design for Manufacturability)기술이 필요하게 되었다.

○ 소자의 미세화에 의한 제조 불균일의 증대로 소자특성이 동일한 칩 내에서도 불균일로 되어 종래의 대처법인 최악코너의 동작을 보증하는 기법에서는 타이밍의 제약을 만족하는 회로를 설계할 수 없다. 그러므로 소자특성의 불균일을 통계량으로 취급하는 통계적 설계기법이 주목받고 있다. 본고에서는 이 설계기법의 동향과 과제를 소개하였다.

○ 소자의 불균일은 계통적(systematic) 불균일과 랜덤 불균일로 분류된다. 계통적 불균일은 이상적으로는 설계단계에서 완전히 배제되어 제조단계에서는 나타나지 않기를 바란다. 그러나 제조성 검증에서는 고려하지 않은 파라미터의 변동으로 제조단계에서 나타나고 있다. 따라서 이러한 결함을 방지하기 위하여 사전에 잠재적인 계통적 불균일까지 추출하여 설계단계에서 제거되도록 하여야 한다.

○ 계통적 불균일의 대책에는 제조성 검증을 위한 모델 정확도의 향상이 중요하다. 이제까지 이상적인 형상을 가정한 패턴에 대해서도 앞으로는 실제 패턴의 치수?형상을 이용하여 계측 정확도의 향상, 제조 프로세스에서는 장치기계 차이의 경감, 프로세스 관리의 강화가 요구되고 있다. 또한 DFM에서는 제조성 검증 정확도의 향상이 필요하다.

저자

Shuji TSUKIYAMA

자료유형

학술정보

원문언어

일어

기업산업분류

전기·전자

연도

2009

권(호)

92(6)

잡지명

電子情報通信學會誌

과학기술
표준분류

전기·전자

페이지

440~445

분석자

유*로

분석물

• 제조 불균일을 고려한 자동설계 기법.pdf [362,163 byte]

이미지변환중입니다.