고온 4H-SiC MOSFET의 물리 기반 모델

전문가 제언

○ SiC 기판에 SiO2 절연체를 성장시킬 수 있는 기술이 개발된 후 급속도로 SiC MOSFET이 검토되어 왔으며 어느 정도 산업화도 되어 있다. SiC MOSFET은 고전력, 고온도 응용 분야에서 잠재력이 있는 것으로 인정받고 있다.

○ SiC는 밴드갭이 커서 누설전류가 매우 작다. Si, 3C-SiC, 6H-SiC, 4H-SiC에 대해 물리 특성을 비교하면 밴드갭(eV)은 각각 1.1, 2.39, 2.86, 3.26, 고유전자 이동도 (cm2/Vs)는 각각 1400, 1000, 600, 1070, 임계파괴전계(MV/cm)는 각각 03, 2, 3, 3, 열전도도(W/K·cm)는 각각 1.5, 4.9, 4.9, 4.9이다. SiC의 여러 폴리타입(poly-type) 중에서 4H-SiC가 가장 전망이 좋은 물질로 공인되고 있다.

○ 하지만 SiC와 SiO2의 계면에 존재하는 각종 난제를 다 풀지 못하면 본격적인 산업화는 어려울 것으로 보인다. 이는 Si MOSFET가 초기에 겪었던 여러 문제점들과 유사한 상황이다. 수십 년 전 Si MOSFET이 등장할 때 그렇게 괴롭혔던 신뢰도, 반복성, 안정성의 문제가 지금 SiC MOSFET에 다시 던져지고 있다. 가장 큰 문제는 낮은 표면이동도의 문제이다.

? 이것은 SiC-SiO2 계면의 두 큰 단점에서 기인한다. 하나는 계면트랩이 대량 존재(농도가 평균 1012cm?2eV?1)한다는 것이고 다른 하나는 거친 표면(rough surface) 문제다. 이 두 단점은 아직 완전히 풀리지 않은 결정적인 문제가 되어 있다. (SiC MOSFET의 과제에 대해 Kevin Matocha(2008)의 "Challenges in SiC power MOSFET design" 참조)

○ 이러한 표면 불량은 SiC MOSFET의 표면산란 기전의 모델링을 어렵게 한다. 이 글에서 저자가 제시한 모델은 이와 같은 어려움을 극복한 것으로 시뮬레이션과 실험 결과가 잘 일치하였다. 다만 게이트 전압을 20V로 하고 드레인 전압(VDS)과 드레인 전류(IDS)의 관계를 시뮬레이션 한 것은 실험결과와 좀 큰 차이가 있었는데 앞으로 풀어야 할 과제이다.

저자

Siddharth Potbhare, Neil Goldsman, Aivars Lelis, James M. McGarrity, F. Barry McLean, Daniel Habersat

자료유형

학술정보

원문언어

영어

기업산업분류

전기·전자

연도

2008

권(호)

55(8)

잡지명

IEEE Transactions on Electron Devices

과학기술
표준분류

전기·전자

페이지

2029~2040

분석자

황*룡

분석물

• 고온 4H-SiC MOSFET의 물리 기반 모델.pdf [413,412 byte]

이미지변환중입니다.