디지털 집적회로에서 소자 불균일의 영향과 대책

전문가 제언

○ 근래 대규모 집적회로에서는 LSI를 구성하는 트랜지스터의 특성 불균일이 문제로 되었다. LSI 기술을 뒷받침하는 지표가 Moore의 법칙이며 이 지표에 따라 집적도는 연 58%, 10년에 100배의 속도로 향상되었다. 또한 디지털 집적회로는 Moore의 법칙에서 CMOS 디바이스의 미세화에 의한 집적도 향상과 동시에 발달하여 소망하는 기능을 고성능으로 또 저비용으로 제공하여 왔다.

○ 디지털 집적회로는 잡음마진이 커, 소자 불균일의 영향은 동작문제에는 미치지 않고 다만 지연이나 전력특성의 변동으로 나타나고 있다. 미세화에 의한 소자 불균일의 증가는 특성변동 폭을 증대시켜 성능 향상에서 미세화에 의한 지연과 전력 저감 효과를 얻을 수 없는 문제가 있다.

○ 이러한 문제에 대한 대책의 하나로 전원전압이나 문턱 값 전압제어에 의한 칩 간 불균일 저감기술 및 그 효과를 본고에서는 제시하였다. 또 향후 미세 디바이스의 저전압 동작에서 우려되는 칩 내의 랜덤 불균일에 의한 디지털 집적회로의 설계 과제도 제시하였다.

○ 디지털 집적회로에서 소자의 불균일의 문제도 중요하나 고밀도로 소자를 장착하는 패키지 기술도 중요하다. 근래 디지털 미디어기기는 한정된 공간에 많은 기능의 디바이스 조립이 요구되고 있다. 따라서 패키지의 고밀도화를 목적으로 한 장착기술이 연구 개발되고 있다.

○ 근래 반도체 패키지는 삽입 핀 장착 형에서 표면장착 형으로 이행되어 복수의 IC를 다단으로 적층하여 패키지화하는 SiP(System in package), 패키지의 다단 적층인 PoP(Package on package) 등의 개발이 SoC (System on chip)와 병행하여 이뤄지고 있다. 앞으로 SiP 기술의 차세대용으로 TSV(Through Silicon Via)를 이용한 3차원 장착기술의 개발이 이뤄질 것으로 기대되고 있다.

저자

Masahiro NOMURA

자료유형

학술정보

원문언어

일어

기업산업분류

전기·전자

연도

2009

권(호)

92(6)

잡지명

電子情報通信學會誌

과학기술
표준분류

전기·전자

페이지

433~439

분석자

유*로

분석물

• 디지털 집적회로에서 소자 불균일의 영향과 대책.pdf [359,057 byte]

이미지변환중입니다.