이중 물질 이중 층 게이트 스택의 SON MOSFET: 제2부 게이트 유전체 공학

전문가 제언

○ 원래 MOSFET의 게이트 물질로 폴리실리콘을 사용하게 된 것은 폴리실리콘이 고융점, 박막 형성의 용이성, 라인 패턴의 용이성, 산화 분위기에 대한 안정성 및 평탄한 표면 형성 등과 같은 게이트로서 요구되는 물성을 충분히 만족시키기 때문이다. 폴리실리콘 게이트는 인(P), 비소(As) 및 붕소(B) 등의 도펀트(dopant)를 함유함으로써 낮은 저항 값을 구현하고 있다.

○ MOSFET제조 공정에서, 게이트에 이온 주입시의 도우즈(dose) 또는 에너지(energy) 부족, 그리고 열 확산 공정의 부족 등에 의해서 폴리 디플리션(poly depletion)이 발생할 수 있다. 채널을 인버젼(inversion)시키기 위해서 게이트에 인가되는 전압 중의 일부가 폴리실리콘 바닥의 디플리션 영역에 인가되는 것으로 인해 문턱전압(Vth)이 증가된다.

○ 한편, 소자 축소화로 산화물 두께가 얇아지면서 누설 전류 등의 문제가 발생하여 두께를 증가시키기 위한 노력으로 하이-k 절연체를 사용하게 되었는데 이를 폴리실리콘 게이트에 통합하여 사용할 때 문턱전압 Vth 의 오프셋 문제가 발생하게 되었다.

○ 상기와 같은 문턱전압오프셋 문제를 피하고 폴리실리콘 공핍폭 영향, 도펀트 침투, 하이-k와 폴리실리콘 시스템의 양립성 문제 등 여러 문제에 대한 해법을 제공하기 위하여 금속 게이트 전극이 등장하였다.

○ FuSi(fully-silicided) 금속게이트, 밴드에지가 다른 이중 금속게이트, 일함수를 조율한 단일 금속게이트 등 다양한 형태가 제안되었으나 금속 게이트를 CMOS에 응용하는 것은 현재 이 글에서 제시하고 있는 이중 금속게이트가 주로 각광을 받고 있다. FuSi 혹은 일함수 조율 단일 금속 게이트는 FD SOI 및 FINFET 분야에서 주로 검토되고 있다.

저자

Poonam Kasturi, Manoj Saxena, Mridula Gupta, R. S. Gupta

자료유형

학술정보

원문언어

영어

기업산업분류

전기·전자

연도

2008

권(호)

55(1)

잡지명

IEEE Transactions on Electron Devices

과학기술
표준분류

전기·전자

페이지

382~387

분석자

황*룡

분석물

• 이중 물질 이중 층 게이트 스택의 SON MOSFET- 제2부 게이트 유전체 공학.pdf [371,837 byte]

이미지변환중입니다.