내 신청현황
종류	모집공고명	진행상태
신청내용이 없습니다.

알림마당

home

미세화 이후시대의 CMOS디바이스 기술

전문가 제언: ○ 1970년대에 집적회로가 발명된 이래 회로의 집적도는 비약적으로 향상되어 MOSFET는 미세화의 한 길을 걸어왔다. 그러나 미세화에 수반되는 모든 문제 특히 단채널 효과에 의한 대기 시 소비 전력의 증가는 심각한 문제로 되었다.

○ 따라서 종래 기술의 연장으로서 미세화의 한계가 논의되고 있으며 또한 무어의 법칙(Moore's Law) 개념에 의한 재료 기술이나 소자구조에서 디바이스의 동작원리에 이르기까지 다양한 대응책이 검토되고 있다.

○ Si CMOS의 성능 향상은 90㎚세대 이후 Si의 재료적 한계나 미세화의 한계로 미세화에 대신하여 변형 Si기술이나 High-k 메탈게이트 기술, Ge나 Ⅲ-Ⅴ족 화합물 반도체 등 Si이외의 채널 도입이 검토되고 있다. 본고에서는 이와 같은 이종재료를 Si기판 위에 집적시키는 기술 등에 대하여 소개하였다.

○ 근래에는 종래의 평면형 MOSFET 대신에 3차원 게이트 구조를 도입한 3차원 게이트 MOSFET가 32㎚세대의 VLSI 디바이스로 주목받고 있다. 따라서 3차원 MOSFET를 회로의 응용에 필요한 동작 특성을 해석하는 기법으로 디바이스 시뮬레이션 모델의 구축에 대하여 많은 연구가 이뤄지고 있다.

○ 시뮬레이션 모델의 구축에서는 동작 특성, 탄도수송 효과의 영향 등을 고려해야 한다. 2007년 ITRS(International Technology Road-map for Semiconductor)에 의하면 동작 특성에서 전류 구동 능력 향상은 2013년 22㎚에서는 Si MOSFET에 비하여 1.2배, 15㎚에서는 1.7배로 향상될 것으로 예측하고 있다. 향후 제조 기술의 발전, 금속게이트 전극 기술이나 High-k게이트 절연 막 기술의 발전으로 저소비전력, 고성능 디바이스의 실현이 기대된다.

저자: Shinichi TAKAGI
자료유형: 학술정보