내 신청현황
종류	모집공고명	진행상태
신청내용이 없습니다.

알림마당

home

4단자 FinFET 디바이스 기술

전문가 제언: ○ 최근에 짧은 채널효과에 의해 발생하는 소비전력의 증가현상이 문제점으로 지적되고 있다. 독립된 더블 게이트를 갖는 4단자 FinFET는 짧은 채널효과를 억제하는 탁월한 능력을 갖고 있으며, 문턱전압을 자유롭게 제어할 수 있는 특징을 갖고 있어 이 문제점을 해결하는 소자로 주목받고 있다.

○ 본고에서는 4단자 FinFET의 실용화를 위해 해결해야 할 과제와 대책에 대해 고찰하였다. 즉, 더블 게이트의 분리기술, 성능을 향상시킬 수 있는 게이트 절연막 두께의 비대칭화 기술을 고찰하고, 4단자 FinFET를 이용한 CMOS 인버터 회로의 특성을 확인하였으며, 4단자 FinFET회로의 응용기술의 전망을 고찰하였다.

○ 집적회로가 개발된 이후 그동안 집적회로의 고속화, 고집적화 등을 지향하며 MOSFET는 축소 지향적으로 발전해 왔다. 그러나 최근에 MOSFET의 미세화에 적지 않은 문제가 발생하고 있다. 이 문제를 해결하는 수단으로 문턱전압을 자유롭게 제어하는 기술이 주목을 받고 있다.

○ 반도체 분야에서 초고속, 저전력을 위한 제품 기술의 개발은 차세대 반도체 기술개발에 있어서 가장 중요한 기술이다. Si대신 SiGe 반도체 기술을 고도화하고 있으며, 이를 이용한 초고속, 저전력 제품개발에 주력하고 있다. 65 - 45nm급 SiGe HBT의 개발이 추진되고 있으며 45nm급 이하의 개발도 예측되고 있다. 장기적으로는 15nm 이하의 극미세 신소자 분야에 SiGe를 적용한 3D 구조의 기술이 개발될 것으로 전망된다.

○ 반도체의 미세화 한계를 극복하기 위해 다양한 새로운 구조의 디바이스가 제안되고 있다. 특히 더블 게이트 디바이스에서는 새로운 게이트 단자를 추가함으로써 회로상의 새로운 기술을 기대할 수 있게 되었다.

저자: Meishoku MASAHARA
자료유형: 학술정보