멀티게이트 FinFET의 시뮬레이션 기술
- 전문가 제언
-
○ 집적회로가 개발된 이래 회로의 집적도는 비약적으로 향상되었으며 MOSFET는 미세화 되었다. 그러나 미세화에 수반된 문제 특히 단채널효과에 의한 대기시 소비전력의 증가는 심각한 문제가 되었다.
○ 따라서 종래기술의 연장으로서 미세화의 한계가 논의되고 있으며 재료기술이나 소자구조에서 디바이스의 동작원리에 이르기까지 다양한 대응책이 검토되고 있다. 이들 대응책의 하나로 종래의 평면형 MOSFET대신에 3차원게이트 구조를 도입한 MOSFET에 대하여 많은 연구가 이루어지고 있다.
○ 이 글은 3차원구조 미세 SOI MOSFET의 시뮬레이션기술 현황을 소개하였다. 소자는 미세화 됨에 따라 기판측에 전류가 흐르는 단채널효과가 현저하다. 이것을 억제하기 위하여 게이트의 반대측에 또 하나의 게이트를 설치한 멀티게이트 SOI에 대하여 검토하였다.
○ 최근 SOI기술을 기반으로 한 LSI의 구성요소인 SOI MOSFET의 고성능화를 위하여 소자의 동작에서 다양한 물리현상의 해명과 그 현상을 모델화하여 MOSFET의 시뮬레이션에 적용할 수 있는 연구가 이루어지고 있다.
○ 실제의 LSI에서는 전자의 주행시간을 고려한 회로시뮬레이션의 연구가 필요하다. 회로 동작은 회로 내를 주행하는 전자의 거동으로 결정되며 전자의 작용을 고찰하지 않으면 정확한 회로 동작을 예측할 수 없다. 그러므로 회로의 시뮬레이션을 실현하는 방법의 연구가 필요하다.
○ 앞으로 미세화에 의한 디바이스의 고성능화에는 한계가 예상되므로 차세대 디바이스의 개발과 MOSFET을 대신할 수 있는 새로운 기능의 디바이스개발이 필요하다. 또한 회로의 시뮬레이션을 위한 파라미터 추출 소프트웨어의 개발도 중요한 과제이다.
- 저자
- Yasuhisa OMURA
- 자료유형
- 학술정보
- 원문언어
- 일어
- 기업산업분류
- 정보통신
- 연도
- 2008
- 권(호)
- 91(1)
- 잡지명
- 電子情報通信??誌
- 과학기술
표준분류 - 정보통신
- 페이지
- 20~24
- 분석자
- 유*로
- 분석물
-
이미지변환중입니다.