내 신청현황
종류	모집공고명	진행상태
신청내용이 없습니다.

알림마당

home

SOI 기반 N-채널 다중 게이트 MOSFET의 크기 축소화에 따른 특성 비교

전문가 제언: ○ 상부 및 하부 게이트를 이용하여 채널을 제어하는 이중 게이트(Double Gate) 구조에서 FinFET, Tri-Gate FET, Omega-Gate FET로 점진적인 발전이 이루어졌으며, 나아가 채널 모두를 감싼 All-Around-Gate FET 또한 연구 개발 중에 있다.

○ 이렇듯 MOSFET의 소자 축소화에 따른 물리적, 전기적 한계를 극복하기 위해 2차원적인 채널 제어에서 벗어나 다수의 게이트로 채널을 제어하는 3차원 소자들에 대한 연구 개발이 전 세계적으로 이루어지고 있다. 이러한 소자들은 무어의 법칙을 연장하기 위한 강력한 대안으로 여겨지고 있다.

○ 이와 같은 다중 게이트 소자들의 개발이 고집적, 고성능 소자의 구현이 목적인만큼 미세 패턴의 구현이 무엇보다도 중요하며 실질적인 양산을 위해 앞서 언급한 것처럼 공정기술 확보가 중요하다.

○ 앞서 언급한 공정기술 이외에도 전자 빔 리소그래피(E-Beam Lithography), 위상 반전 리소그래피(Phase Shift Lithography), 스페이서 리소그래피(Spacer Lithography) 등 미세 패턴을 구현하기 위한 리소그래피 기술, 중성 빔 식각(Neutral-Beam Etching)과 같이 구조물의 손상을 줄이고 미세 패턴을 구현하는 식각기술 등과 같은 미세 소자 구현을 위한 공정 개발이 선행되어야 한다.

○ SOI 기판은 벌크(Bulk) 실리콘 기판에 비해 전기적 특성이 탁월하지만 가격이 비싸다는 단점이 있다. 현재 벌크 실리콘 기판 상에 3차원 소자를 구현하려는 노력들이 활발히 이루어지고 있다.

○ 고유전(High-k)물질의 활용, 금속 게이트 채택, 쇼트키 장벽(Schottky Barrier)의 활용 등 소자 성능 향상을 위해 기존에 행했던 노력 및 성과들을 다중 게이트 소자에 접목시키기 위해 지속적인 노력을 기울여야 할 것이다.

저자: Aniket A. Breed, Kenneth P. Roenker
자료유형: 학술정보