내 신청현황
종류	모집공고명	진행상태
신청내용이 없습니다.

알림마당

home

High-k 게이트 절연물질의 전기적 특성: 도전과 현 문제점 및 해결책

전문가 제언: ○ 반도체 소자의 집적화로 인해 박막의 두께가 점점 얇아짐에 따라 게이트 절연막으로 쓰인 기존의 SiO2 박막이 한계에 도달하게 되었다. 두께의 감소로 인해 전계가 증가함으로써 운반체의 터널링으로 인한 누설전류의 증가로 전력 소모가 기준치를 초과하게 되었다.

○ 따라서 전기적으로는 같은 E.O.T.(등가산화막 두께)를 가지면서 물리적으로는 터널링이 일어나지 않는 보다 두꺼운 박막의 구현이 가능한 고유전 산화막에 관심을 가지게 되었다. 이러한 의미에서 본 분석에서는 고성능 CMOS 소자의 개발에 있어서 대신 HfO2 등의 고유전 절연물질을 게이트 절연층으로 사용하였을 경우에 일어날 수 있는 문제점과 그에 대한 해결책에 대해 논의하였다.

○ 소자의 크기가 작아지는 문제에 관련해서 트랜지스터의 게이트 절연층으로 사용될 수 있는 물질에는 어떠한 종류가 있다는 것만 알고 있었지만 본 분석을 통해 high-k 물질을 사용했을 경우에 발생할 수 있는 문제와 그에 대한 해결책에 대한 지식도 습득할 수 있었다. 본 분석은 실제로 소자를 제작할 경우에 바로 응용 가능한 실례들과 함께 그에 따른 문제와 해결책을 제시해준다는 면에서 그 가치가 높이 평가된다.

○ high-k 물질은 세부적으로는 문턱 전압의 조절, 운반체 이동도의 퇴화, 전하 트랩, 게이트 절연층의 파괴, 온도의 불안정성 등의 문제가 있다. 게이트의 물질 특성과 소자의 전기적 특성간의 관계에 관심을 집중하여 문제들을 해결한다면 high-k 게이트 절연물질과 금속 게이트의 조합은 점점 더 크기가 작아지는 CMOS 소자를 위한 전도유망한 해결책이 될 것이며 절연체와 반도체를 포함하는 전자산업에 크게 기여할 것이다.

○ high-k 물질이 유효 일함수의 열불안정성은 금속전극과 유전체의 물질에 강한 의존성을 나타내고 있고 AlN을 첨가하여 ETO(equivalant oxide Tickness)의 감소와 계면층성장의 감소, 열안정성의 향상으로 누설전류를 감소시킬 수 있는 요인으로 CMOS 디바이스 연구에 박차를 가하고 있는 물질이다.

저자: Houssa, M; Pantisano, L; Ragnarsson, LA; Degraeve, R; Schram, T; Pourtois, G; De Gendt, S; Groeseneken, G; Heyns, MM
자료유형: 학술정보