45nm hp 시스템 LSI용 설계 묘화 검사 최적화기술 조사연구

전문가 제언

○ 세계반도체산업의 기술적 목표와 가이드라인을 제시하고 있는 국제반도체기술로드맵(ITRS) 2004년 수정판은 패턴 미세화의 척도를 보여주는 기술노드(Technology Node)가 2004년 hp90에서 2007년 hp65, 2010년 hp45, 2016년 hp22로 제시되었다(DRAM 1/2 pitch, nm).

○ 이러한 미세화의 빠른 진전과 동시에 이뤄지는 고집적화에 맞춰 응용되고 있는 광 근접효과보정(OPC) 및 고도해상기술(RET)에 의해서 마스크 패턴 수와 복잡성이 더욱 증대하고 있다. 이 결과 마스크 제작공정 소요시간이 증가하고 마스크 제작 코스트는 상승추세에 있다.

○ 일본정부는 앞으로 반도체디바이스 경쟁력강화차원에서 2005년도 NEDO의 “고도정보통신기기 디바이스기반프로그램”에 SoC첨단디바이스가 hp45가 될 것으로 전망되는 2010년을 목표연도로 안정적인 마스크 코스트를 유지할 수 있도록 공정별 과제정리와 문제해결을 위한 조사연구를 ASET(Association of Super-Advanced Electronics Technologies)에 위탁하였다.

○ 이 위탁 조사연구보고서는 마스크 코스트의 85%를 점유하는 설계 묘화 검사 등 3개 공정별로 효율을 높이는데 필요한 요소(고속화, 고정도화, 고신뢰화)기술에 대해 국내외 기술현황과 기술개발의 특징, 수준평가, 일본이 목표연도까지 해결해야 할 기술개발과제와 해결방안/해결방향들을 구체적으로 제시하고 있다.

○ 반도체산업은 하드웨어에 대한 체화경향이 보다 심화되고 있는 추세이다. 공정기술과 더불어, 반도체제조 프로세스장비의 성능(가공속도, 가공정밀도, 미세화)과 이를 뒷받침하는 소프트웨어의 개발과제들이 포함되고 있는 이보고서는 앞으로 더욱 치열히 전개될 것으로 예상되고 있는 국제반도체디바이스 생산경쟁에서 국내 연구진과 관련기업의 연구과제의 설정과 기술개발방향을 결정하는데 매우 유용하게 활용될 수 있을 것으로 기대된다.

저자

Association of Super-Advanced Electronics Technologies

자료유형

학술정보

원문언어

일어

기업산업분류

전기·전자

연도

2006

권(호)

잡지명

NEDO기술정보데이터베이스

과학기술
표준분류

전기·전자

페이지

1~124

분석자

박*선

분석물

• 45nm hp 시스템 LSI용 설계 묘화 검사 최적화기술 조사연구.pdf [393,754 byte]

이미지변환중입니다.