PC로직 LSI를 탑재한 5단 적층 구조 SiP

전문가 제언

□ 소형화와 동시에 대용량화 · 고집적화가 지속적으로 진전되고 있는 반도체칩을 각종 계산기나 디지털 제품용 세트 또는 디바이스에 공급하기 위한 최종 생산 기술로의 패키징은 매우 중요한 공정 기술이다.

□ 반도체칩이나 MEMS디바이스의 패키징 기술은 1990년대에 이미 SoC 기술의 확산에 이어, 현재는 복수의 칩을 다단 적층 구조로 설계 제작하여 여러 고기능을 집적한 SIP를 실현하는 방향으로 발전되고 있다.

□ 이 자료는 전자 응용기기 메이커의 요구에 따라 반도체칩의 세트 제품인 SoC, SiP를 설계 제작하고 있는 일본 R사의 기술 개발 동향을 중심으로 SDRAM 메모리, Flash 메모리 반도체칩 등을 적층 구조로 하여 계산기나 디지털카메라용으로 제조하는 데 필요한 와이어 본딩 접합 기술, 다단 적층 기술, 연마 기술 등 생산 기술을 설명한 내용이다.

□ 디지털 제품, 휴대전화기, 계산기 등 반도체/정보통신 제품 생산자의 디자인 요구와 성능 추세는 대부분 소형, 경량화, 대용량화(고집적화), 고기능화, 박형화이다. MEMS와 NEMS 디바이스 역시 같은 추세이다. 이에 따라 수년전만 해도 연구 붐이 한창이던 SoC는 SiP로, 이제는 고기능 SIP로 집적화되는 패키지 기술로 이행되고 있다.

□ 이미 6단 적층 SIP 수요가 등장하고 있다. 이 구조는 4개의 반도체칩에 2개의 Si 스페이서가 적층된 형태로 현재 개발 중인 기술이다. 이를 실현하기 위해서는 여러 요소 기술 개발이 필요한 것으로 지적된다.

□ 메모리 반도체칩 산업이 세계 정상 수준에 있는 우리나라는 여러 종류의 고기능 SiP 세트를 미국과 일본으로부터 도입에 의존하고 있다. 이는 수요 문제가 아니라 SoC, SiP, SIP 등 패키징, 칩 가공 기술을 비롯한 첨단 정밀 생산 기술의 격차가 요인이다. 관련 대학과 연구기관, 기업에서는 공동으로 요소 기술 개발을 적극 추진할 필요가 있을 것으로 판단된다.

저자

KIKUCHI Takafumi

자료유형

학술정보

원문언어

일어

기업산업분류

전기·전자

연도

2005

권(호)

44(1)

잡지명

전자재료(A124)

과학기술
표준분류

전기·전자

페이지

93~100

분석자

박*선

분석물

• PC로직 LSI를 탑재한 5단 적층 구조 SiP.pdf [168,819 byte]

이미지변환중입니다.