SOI CMOS IC에서의 누설전류- 파라미터 테스트 기법에 대한 영향(A review of leakage current in SOI CMOS ICs: Impact on parametric testing techniques)

전문가 제언

□ CMOS는 메탈 게이트 전극을 사용하는 같은 CMOS에서 CET poly-si 보다 10배내지 100배 가량 누설전류가 적은 이유는, 다결정 공핍 효과가 없기 때문다. 물질의 일함수가 MOSFET에서의 터널링으로 많은 영향받고, 메탈 게이트의 일함수가 증가하며 게이트-채널(gate-to- channel) 터널링이 감소하게 된다. 따라서 MOSFET에서 중간 겝 메탈 게이트의 사용은 게이트-채널 터널링을 현저하게 감소시킬 수 있다. 일반적으로 CMOS에서는 다결정 공핍 효과가 많이 발생하므로 누설전류도 많이 발생하게 된다. 그러나 벌크 CMOS를 이용하면 MOSFET 소자 제조시에 이와 같은 원인으로 누설전류를 크게 감소시킬 수 있는 일함수 재료를 잘 선택하여, 메탈 게이트로 사용하는 것이 바람직하다는 내용의 좋은 논문의 결과라 사료된다.

저자

Iniguez, Benjamin; Raskin, Jean-Pierre; Simon, Pascal; Flandre, Denis; Segura, Jaume;

자료유형

원문언어

영어

기업산업분류

전기·전자

연도

2003

권(호)

47(11)

잡지명

Solid-State Electronics

과학기술
표준분류

전기·전자

페이지

1959~1967

분석자

김*수

분석물

• SOI CMOS IC에서의 누설전류- 파라미터 테스트 기법에 대한 영향.pdf [143,006 byte]

이미지변환중입니다.